

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-229481
 (43)Date of publication of application : 15.08.2003

(51)Int.Cl. H01L 21/768
 G03F 7/38
 H01L 21/027

(21)Application number : 2002-340160 (71)Applicant : NEC ELECTRONICS CORP
 (22)Date of filing : 22.11.2002 (72)Inventor : NAGAHARA SEIJI
 SHIBA KAZUTOSHI
 HAMANAKA NOBUAKI
 USAMI TATSUYA
 YOKOYAMA KOJI


(30)Priority
 Priority number : 2001361112 Priority date : 27.11.2001 Priority country : JP

(54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device of a damascene structure capable of surely removing reaction blocking materials causing resolving defects of a resist pattern, and to provide the manufacturing method.

SOLUTION: The manufacturing method of the semiconductor device includes the processes of providing at least a first inter-layer insulating film 6 and a second inter-layer insulating film 4 composed of a low dielectric constant film on a substrate, forming a via hole 9 by using a first resist pattern 1a formed on the second inter-layer insulating film, performing an organic peeling processing with an organic peeling liquid containing amine components and then forming a second resist pattern 1b on the second inter-layer insulating film. After a wet processing and before applying the second antireflection film 2b of a second resist pattern lower layer, at least one of an annealing processing, a plasma processing, an UV processing and an organic solvent processing is performed, the amine components blocking the catalysis of acid generated in resist during exposure are removed, and the degradation of the resolution of the second resist pattern 1b is prevented.



LEGAL STATUS

[Date of request for examination] 07.10.2005
 [Date of sending the examiner's decision of

(19)日本特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特願2003-229481

(P2003-229481A)

(43)公開日 平成15年8月15日 (2003.8.15)

(51) Int.Cl. ⁷	識別記号	F I	マークート(参考)
H 01 L 21/768		C 03 F 7/38	S 01 2 H 0 9 6
G 03 F 7/38	5 0 1	H 01 L 21/90	^ 5 F 0 3 3
H 01 L 21/027		21/30	5 6 3 5 F 0 4 6

審査請求 未請求 請求項の数40 O.L (全 25 頁)

(21)出願番号	特願2002-340160(P2002-340160)	(71)出願人	302062931 NECエレクトロニクス株式会社 神奈川県川崎市中原区下沼部1753番地
(22)出願日	平成14年11月22日 (2002.11.22)	(72)発明者	永原 賢司 東京都港区芝五丁目7番1号 日本電気株式会社内
(31)優先権主張番号	特願2001-361112(P2001-361112)	(72)発明者	柴 和利 東京都港区芝五丁目7番1号 日本電気株式会社内
(32)優先日	平成13年11月27日 (2001.11.27)	(74)代理人	100114672 弁理士 宮本 恵司
(33)優先権主張国	日本 (JP)		


最終頁に続く

(54)【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】レジストパターンの解像不良を引き起こす反応阻害物質を確実に除去することが可能なダマシング構造の半導体装置及びその製造方法の提供。

【解決手段】基板上に、少なくとも第1層間絶縁膜6及び低誘電率膜からなる第2層間絶縁膜4を有し、第2層間絶縁膜上に形成した第1レジストパターン1aを用いてビアホール9を形成し、アミン成分を含有する有機剥離液で有機剥離処理を行った後、続いて第2層間絶縁膜上に第2レジストパターン1bを形成する工程を含む半導体装置の製造方法であって、ウェット処理後、第2レジストパターン下層の第2反射防止膜2bを塗布する前に、アニール処理、プラズマ処理、UV処理又は有機溶媒処理の少なくとも一の処理を行い、露光時にレジスト中に発生する酸の触媒作用を阻害するアミン成分を除去して第2レジストパターン1bの解像度の劣化を防止する。



【特許請求の範囲】

【請求項1】絶縁膜が形成された基板に対して、有機剥離液又は洗浄液を用いてウェット処理を行った後、前記絶縁膜上にレジストパターンを形成する工程を含む半導体装置の製造方法において、

前記ウェット処理後、前記レジストパターンとなるレジスト又は該レジスト下層に設ける反射防止膜を塗布する前に、前記有機剥離液又は前記洗浄液に含有される物質であって、前記レジストの化学反応を阻害する反応阻害物質を除去する前処理を行うことを特徴とする半導体装置の製造方法。

【請求項2】前記絶縁膜が低誘電率膜からなることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】配線パターンが形成された基板上に、少なくとも第1の層間絶縁膜と第2の層間絶縁膜とを順次堆積する工程と、前記第2の層間絶縁膜上に第1のレジストパターンを形成し、該第1のレジストパターンをマスクとしてドライエッチングにより前記第1の層間絶縁膜及び前記第2の層間絶縁膜を貫通するビアホールを形成する工程と、有機剥離液でエッティング残留物を除去する処理、又は、洗浄液で洗浄する処理の少なくとも一方のウェット処理を行う工程と、前記第2の層間絶縁膜上に第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクとして前記第2の層間絶縁膜をエッティングして配線トレーナパターンを形成する工程と、前記ビアホール及び前記配線トレーナパターン内に配線材料を埋め込み、研磨して配線パターンを形成する工程とを少なくとも有する半導体装置の製造方法において、

前記ウェット処理後、前記レジストパターンとなるレジスト又は該レジスト下層に設ける反射防止膜を塗布する前に、前記有機剥離液又は前記洗浄液に含有される物質であって、前記レジストの化学反応を阻害する反応阻害物質を除去する前処理を行うことを特徴とする半導体装置の製造方法。

【請求項4】配線パターンが形成された基板上に、少なくとも第1の層間絶縁膜と第2の層間絶縁膜と無機材料からなるマスク部材とを堆積する工程と、前記マスク部材上に第1のレジストパターンを形成し、該第1のレジストパターンを用いて前記マスク部材をエッティングしてハードマスクを形成する工程と、有機剥離液でエッティング残留物を除去する処理、又は、洗浄液で洗浄する処理の少なくとも一方のウェット処理を行う工程と、前記ハードマスク上に第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクとしてドライエッチングにより前記第1の層間絶縁膜及び第2の層間絶縁膜を貫通するビアホールを形成する工程と、前記第2のレジストパターンを除去した後、前記ハードマスクを用いて前記第2の層間絶縁膜をエッティングして配線トレーナパターンを形成する工程と、前記ビアホール及び前

記配線トレーナパターン内に配線材料を埋め込み、研磨して配線パターンを形成する工程とを少なくとも有する半導体装置の製造方法において、

前記ウェット処理後、前記レジストパターンとなるレジスト又は該レジスト下層に設ける反射防止膜を塗布する前に、前記有機剥離液又は前記洗浄液に含有される物質であって、前記レジストの化学反応を阻害する反応阻害物質を除去する前処理を行うことを特徴とする半導体装置の製造方法。

【請求項5】前記第1の層間絶縁膜又は前記第2の層間絶縁膜の少なくとも一方が低誘電率膜からなることを特徴とする請求項3又は4に記載の半導体装置の製造方法。

【請求項6】前記反応阻害物質が塩基性物質からなり、該塩基性物質により、露光により前記レジスト中に発生した酸の触媒作用が阻害されることを特徴とする請求項1乃至5のいずれか一に記載の半導体装置の製造方法。

【請求項7】前記塩基性物質にアミンを含むことを特徴とする請求項6記載の半導体装置の製造方法。

【請求項8】前記前処理として、アニール処理、UV処理、プラズマ処理、又は、有機溶媒処理の少なくとも一の処理を行うことを特徴とする請求項1乃至7のいずれか一に記載の半導体装置の製造方法。

【請求項9】前記前処理として、アニール処理の後にUV処理を行うことを特徴とする請求項1乃至7のいずれか一に記載の半導体装置の製造方法。

【請求項10】前記アニール処理が、所定の温度のアニールにより、前記絶縁膜、前記第1の層間絶縁膜又は前記第2の層間絶縁膜に浸透又は吸着した前記反応阻害物質を脱離させる処理であることを特徴とする請求項8又は9に記載の半導体装置の製造方法。

【請求項11】前記アニール処理を、150乃至450°Cの温度範囲で行うことを特徴とする請求項10記載の半導体装置の製造方法。

【請求項12】前記アニール処理を、前記反射防止膜又は前記レジストのピーク温度よりも高い温度で行うことを特徴とする請求項11記載の半導体装置の製造方法。

【請求項13】前記アニール処理を、減圧下、又は、窒素ガス、不活性ガス又は水素ガスの雰囲気下で行うことを特徴とする請求項10乃至12のいずれか一に記載の半導体装置の製造方法。

【請求項14】前記UV処理が、UV光の照射により活性化した酸素又はオゾンにより、前記絶縁膜、前記第1の層間絶縁膜又は前記第2の層間絶縁膜に浸透又は吸着した前記反応阻害物質を中和する処理であることを特徴とする請求項8又は9に記載の半導体装置の製造方法。

【請求項15】前記プラズマ処理が、酸素、窒素又はアンモニアのいずれか一のガスを含むプラズマにより、前記絶縁膜又は前記層間絶縁膜に浸透又は吸着した前記反応阻害物質をエッティングする処理であることを特徴とす

る請求項8記載の半導体装置の製造方法。

【請求項16】前記有機溶媒処理が、ポリピレンジリコールモノメチルエーテルアセテート、ポリピレンジリコールモノメチルエーテル、乳酸エチル、シクロヘキサン、メチルエチルケトンのいずれか一を含む有機溶媒を用いた処理であることを特徴とする請求項8記載の半導体装置の製造方法。

【請求項17】前記有機溶媒に酸性物質を含み、該酸性物質により、前記絶縁膜、前記第1の層間絶縁膜又は前記第2の層間絶縁膜に浸透又は吸着した前記反応阻害物質が中和されることを特徴とする請求項16記載の半導体装置の製造方法。

【請求項18】前記有機溶媒に弱塩基性物質を含み、該弱塩基性物質により、前記絶縁膜、前記第1の層間絶縁膜又は前記第2の層間絶縁膜に浸透又は吸着した前記反応阻害物質が弱塩基に置換されることを特徴とする請求項16記載の半導体装置の製造方法。

【請求項19】請求項1乃至18のいずれか一に記載の製造方法を用いて形成される半導体装置であって、前記前処理として、アニール処理又はUV処理の少なくとも一つが用いられ、

前記ビアホール又は前記配線トレチパターンに形成された前記配線パターン側壁の少なくとも一部に当接する絶縁膜の前記当接面表層に、内部とは成分比率又は密度が異なる領域が形成されていることを特徴とする半導体装置。

【請求項20】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜がSi及びOを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも窒素濃度が低い領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項21】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜がSi、O及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸素濃度が高く、かつ、水素濃度が低い領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項22】前記Si、O及びHを主要元素とする絶縁膜の前記領域における濃度分布が、前記当接面最表面で酸素濃度が最も高くかつ水素濃度が最も低く、内部に向かって徐々に酸素濃度が低くかつ水素濃度が高くなり、前記絶縁膜内部の酸素濃度及び水素濃度に近づいていくことを特徴とする請求項21記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項23】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜がSi、O、C及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部より

も酸素濃度が高く、かつ、炭素及び水素濃度が低い領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項24】前記Si、O、C及びHを主要元素とする絶縁膜の前記領域における濃度分布が、前記当接面最表面で酸素濃度が最も高くかつ水素濃度及び炭素濃度が最も低く、内部に向かって徐々に酸素濃度が低くかつ水素濃度及び炭素濃度が高くなり、前記絶縁膜内部の酸素濃度、水素濃度及び炭素濃度に近づいていくことを特徴とする請求項23記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項25】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接するバリア膜又はエッキングストップ膜がSi、C、N及びHを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸素濃度が高く、かつ、炭素、窒素及び水素濃度が低い領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項26】前記Si、C、N及びHを主要元素とする絶縁膜の前記領域における濃度分布が、前記当接面最表面で酸素濃度が最も高くかつ窒素濃度、水素濃度及び炭素濃度が最も低く、内部に向かって徐々に酸素濃度が低くかつ窒素濃度、水素濃度及び炭素濃度が高くなり、前記絶縁膜内部の酸素濃度、窒素濃度、水素濃度及び炭素濃度に近づいていくことを特徴とする請求項25記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項27】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接するバリア膜又はエッキングストップ膜がSi、C及びHを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸素濃度が高く、かつ、炭素及び水素濃度が低い領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項28】前記Si、C及びHを主要元素とする絶縁膜の前記領域における濃度分布が、前記当接面最表面で酸素濃度が最も高くかつ水素濃度及び炭素濃度が最も低く、内部に向かって徐々に酸素濃度が低くかつ水素濃度及び炭素濃度が高くなり、前記絶縁膜内部の酸素濃度、水素濃度及び炭素濃度に近づいていくことを特徴とする請求項27記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項29】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜がSi、O及びHを主要元素とする低誘電率絶縁膜又はSi、O、C及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも膜密度が大きい領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項30】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接するバリア膜又は

エッチングストップ絶縁膜が、Si、C、N及びHを主要元素とする絶縁膜又はSi、C及びHを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも膜密度が大きい領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項31】前記絶縁膜の前記領域における膜密度の分布が、前記当接面最表面で膜密度が最も大きく、内部に向かって徐々に膜密度が小さくなり、前記絶縁膜内部の膜密度に近づいていくことを特徴とする請求項29又は30記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項32】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜がSi、O及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりもSi-O結合の割合が高く、Si-H結合の割合が低い領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項33】前記Si、O及びHを主要元素とする絶縁膜の前記領域における結合状態の分布が、前記当接面最表面でSi-O結合の割合が最も高くかつSi-H結合の割合が最も低く、内部に向かって徐々にSi-O結合の割合が低くかつSi-H結合の割合が高くなり、前記絶縁膜内部のSi-O結合及びSi-H結合の割合に近づいていくことを特徴とする請求項32記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項34】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜がSi、O、C及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりもSi-O結合の割合が高く、Si-CH₃結合の割合が低い領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項35】前記Si、O、C及びHを主要元素とする絶縁膜の前記領域における結合状態の分布が、前記当接面最表面でSi-O結合の割合が最も高くかつSi-CH₃結合の割合が最も低く、内部に向かって徐々にSi-O結合の割合が低くかつSi-CH₃結合の割合が高くなり、前記絶縁膜内部のSi-O結合及びSi-CH₃結合の割合に近づいていくことを特徴とする請求項34記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項36】導電体からなるビア又は配線の少なくとも一方の側壁の少なくとも一部に当接するバリア膜又はエッチングストップ膜がSi、C、N及びHを主要元素とする絶縁膜又はSi、C及びHを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりもSi-CH₃結合の割合が低い領域を有することを特徴とするデュアルダマシン配線構造を用いた半導体装置。

【請求項37】前記絶縁膜の前記領域における結合状態の分布が、前記当接面最表面でSi-O結合の割合が最も高くかつSi-CH₃結合の割合が最も低く、内部に向かって徐々にSi-O結合の割合が低くかつSi-CH₃結合の割合が高くなり、前記絶縁膜内部のSi-O結合及びSi-CH₃結合の割合に近づいていくことを特徴とする請求項36記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項38】前記領域の厚さが略30nm以下であることを特徴とする請求項20乃至37のいずれか一に記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項39】前記Si、O及びHを主要元素とする低誘電率絶縁膜が梯子型水素化シリコキサンであることを特徴とする請求項21、22、29、31乃至33のいずれか一に記載のデュアルダマシン配線構造を用いた半導体装置。

【請求項40】前記梯子型水素化シリコキサンとしてレオX（登録商標）を用いたことを特徴とする請求項39記載のデュアルダマシン配線構造を用いた半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に、ダマシン構造の半導体装置及びその製造方法に関する。

【0002】

【従来の技術】近年、半導体装置の高集積化及びチップサイズの縮小化に伴い、配線の微細化及び多層配線化が進められており、多層配線構造を形成する方法として、ビアホール及び配線トレチバターンにCuを同時に埋め込み、CMP(Chemical Mechanical Polishing)法により平坦化して配線を形成する、いわゆるダマシンプロセスが一般的に行われている。このダマシンプロセスでは、配線パターンの高密度化が可能であるが、配線パターンが近接すると配線パターン間の寄生容量による配線遅延の問題が発生する。そこで、配線遅延を改善するために配線容量の低減が重要な課題となる。

【0003】配線容量の低減を図る方法としては、層間絶縁膜として、従来から使われているSiO₂系の絶縁膜に代えて誘電率の低い材料を用いる方法が検討されている（特開2000-77409号公報等）。ここで、層間絶縁膜として低誘電率膜を用いた従来のダマシンプロセスについて図面を参照して説明する。図23乃至図25は、従来のダマシンプロセスの一形態であるビアファーストプロセスの手順を示す工程断面図である。

【0004】まず、図23(a)に示すように、公知の方法でCu等からなる下層配線が形成された配線基板8上に、Cuの拡散を防止し、ビアホールのエッチングストップとなる第1エッチングストップ膜7、SiO₂からなる第1層間絶縁膜6、配線トレチバターンのエッチングストップとなる第2エッチングストップ膜5、低

誘電率膜からなる第2層間絶縁膜4、 SiO_2 からなるキャップ絶縁膜3を順次堆積する。そして、キャップ絶縁膜3上に第1反射防止膜(ARC:Anti Reflection Coating)2a、フォトレジストを順次塗布し、露光、現像によってビアホール9を形成するための第1レジストパターン1aを形成する。

【0005】次に、図23(b)に示すように、第1レジストパターン1aをマスクとして公知のドライエッチング技術を用いて、第1反射防止膜2a、キャップ絶縁膜3、第2層間絶縁膜4、第2エッチングトップ膜5、第1層間絶縁膜6を順次エッチングして、これらを貫通するビアホール9を形成する。その後、酸素プラズマアッシング及び有機剥離液を用いたウェット処理により、第1レジストパターン1aと第1反射防止膜2aとを剥離すると共に、ドライエッチングの残留物を除去する。

【0006】有機剥離液によるウェット処理の後、図23(c)、図24(a)に示すように、第2反射防止膜2b、フォトレジストを順次塗布し、露光、現像によって配線トレーニングパターンをエッチングするための第2レジストパターン1bを形成する(図24(b)参照)。その後、公知のドライエッチング技術を用いて第2反射防止膜2b、キャップ絶縁膜3、第2層間絶縁膜4を順次エッチングして配線トレーニングパターン10を形成し、その後、酸素プラズマアッシングと有機剥離液を用いたウェット処理により第2レジストパターン1bと第2反射防止膜2bとを剥離し、ドライエッチングの残留物を除去する(図24(c)、図25(a)、(b)参照)。そして、配線トレーニングパターン10及びビアホール9内部にCu等の配線材料11を埋め込み、CMP法によって表面を平坦化してデュアルダマシン構造を形成する。

【0007】

【特許文献1】特開2000-77409号公報(第5-7頁、第1図)

【0008】

【発明が解決しようとする課題】このように、ビアファーストデュアルダマシンプロセスでは、第1レジストパターン1aを用いてビアホール9を形成し、第1レジストパターン1a剥離後に、続けて配線トレーニングパターン10をエッチングするための第2レジストパターン1bの形成が行われるが、従来の方法では、第1レジストパターン1a及び第1反射防止膜2aを剥離する塩基性の有機剥離液を用いたウェット剥離工程後、第2反射防止膜2b又はレジスト塗布前には、前処理を行わないか、もしくは、前処理として塗布機で脱水ベーク(150~250°C程度で2分程度)あるいはシンナープリウェットを行っているだけであった。

【0009】この脱水ベークやシンナープリウェット処理は、基板、特にビアホール9内壁に吸着した水分を除

去することが目的であり、塩基性物質等のレジスト内の化学反応を阻害する物質(以下、反応阻害物質と称す)を除去するものではなく、この反応阻害物質により第2レジストパターン1bの解像度が劣化するという問題があった。すなわち、露光によりレジスト内部に発生した酸触媒を用いて化学反応を促進し、部分的に現像液に溶けやすくなることによりレジストパターンが形成されるが、層間絶縁膜内部に浸透した反応阻害物質がレジスト中に浸みだして酸触媒を失活させてレジストを化学反応を抑制し、配線トレーニングパターン10の一部、特にビアホール9近傍のレジストが十分に除去されずに残ってしまう。

【0010】そして、本来除去されるべき部分にレジストが残った状態でその後の配線トレーニングパターンのエッチングを行うと、配線トレーニングパターン10の形状が崩れてしまったり、特に、図24(b)に示すように、レジストが多く抜け残った場合には、図25(a)のようなクラウン15とよばれるエッチング残さがビアホール9周辺に残る。このクラウン15は有機剥離液に溶けないため、配線材料11の埋め込み時まで残る。そのため完成した配線の信頼性が低下するという問題が生じる。

【0011】この問題は、層間絶縁膜として SiO_2 を用いた場合にも起こるが、低誘電率膜を使用した場合により顕著に現れる。一般に、低誘電率膜は粗な膜で形成されているため、有機剥離液や洗浄液等の薬液が内部にしみ込みやすく、又、大気中に浮遊している物質を付着しやすい構造になっており、その上に塗布する反射防止膜やレジストのベークに際して、薬液に含まれる反応阻害物質がレジスト中に徐々にしみ出してくるからである。

【0012】また、上記有機剥離液や洗浄液等の薬液のみならず、層間絶縁膜中の所定の元素も反応阻害物質として機能することが分かっており、ビアホールや配線トレーニングパターン形成後、層間絶縁膜やエッチングトップ膜がビアホールや配線トレーニングパターン内壁に露出している状態でレジストパターン形成を行うと同様の不良が生じる。

【0013】そして、この問題は、ビアファーストデュアルダマシンプロセスに限らず、デュアルハードマスクプロセスやトレーニングファーストデュアルダマシンプロセス等の他のダマシンプロセスや、有機剥離液や洗浄液等を用いたウェット処理後に次のレジストパターンを形成する工程又は絶縁膜がビアホールやトレーニングパターン内壁に露出している状態でレジストパターンを形成する工程を有する他の半導体プロセスにおいても同様に生じる。

【0014】本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、レジストパターンの解像不良を引き起こす反応阻害物質を確実に除去又は大気中の反応阻害物質の付着を抑制又は層間絶縁膜中の反応

阻害物質の影響を抑制することが可能な半導体装置の製造方法、特にダマシンプロセスを用いて形成した半導体装置及びその製造方法を提供することにある。

【0015】

【問題を解決するための手段】上記目的を達成するため、本発明の半導体装置の製造方法は、絶縁膜が形成された基板に対して、有機剥離液又は洗浄液を用いてウェット処理を行った後、前記絶縁膜上にレジストパターンを形成する工程を含む半導体装置の製造方法において、前記ウェット処理後、前記レジストパターンとなるレジスト又は該レジスト下層に設ける反射防止膜を塗布する前に、前記有機剥離液又は前記洗浄液に含有される物質であって、前記レジストの化学反応を阻害する反応阻害物質を除去する前処理を行うものである。

【0016】また、本発明の半導体装置の製造方法は、配線パターンが形成された基板上に、少なくとも第1の層間絶縁膜と第2の層間絶縁膜とを順次堆積する工程と、前記第2の層間絶縁膜上に第1のレジストパターンを形成し、該第1のレジストパターンをマスクとしてドライエッ칭により前記第1の層間絶縁膜及び前記第2の層間絶縁膜を貫通するビアホールを形成する工程と、有機剥離液でエッチング残留物を除去する処理、又は、洗浄液で洗浄する処理の少なくとも一方のウェット処理を行う工程と、前記第2の層間絶縁膜上に第2のレジストパターンを形成する工程と、前記第2の層間絶縁膜をマスクとして前記第2の層間絶縁膜をエッチングして配線トレーンチパターンを形成する工程と、前記ビアホール及び前記配線トレーンチパターン内に配線材料を埋め込み、研磨して配線パターンを形成する工程とを少なくとも有する半導体装置の製造方法において、前記ウェット処理後、前記レジストパターンとなるレジスト又は該レジスト下層に設ける反射防止膜を塗布する前に、前記有機剥離液又は前記洗浄液に含有される物質であって、前記レジストの化学反応を阻害する反応阻害物質を除去する前処理を行うものである。

【0017】また、本発明の半導体装置の製造方法は、配線パターンが形成された基板上に、少なくとも第1の層間絶縁膜と第2の層間絶縁膜と無機材料からなるマスク部材とを堆積する工程と、前記マスク部材上に第1のレジストパターンを形成し、該第1のレジストパターンを用いて前記マスク部材をエッチングしてハードマスクを形成する工程と、有機剥離液でエッチング残留物を除去する処理、又は、洗浄液で洗浄する処理の少なくとも一方のウェット処理を行う工程と、前記ハードマスク上に第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクとしてドライエッ칭により前記第1の層間絶縁膜及び第2の層間絶縁膜を貫通するビアホールを形成する工程と、前記第2のレジストパターンを除去した後、前記ハードマスクを用いて前記第2の層間絶縁膜をエッチングして配線トレーンチパターン

を形成する工程と、前記ビアホール及び前記配線トレーンチパターン内に配線材料を埋め込み、研磨して配線パターンを形成する工程とを少なくとも有する半導体装置の製造方法において、前記ウェット処理後、前記レジストパターンとなるレジスト又は該レジスト下層に設ける反射防止膜を塗布する前に、前記有機剥離液又は前記洗浄液に含有される物質であって、前記レジストの化学反応を阻害する反応阻害物質を除去する前処理を行うものである。

【0018】本発明においては、前記絶縁膜、又は、前記第1の層間絶縁膜又は前記第2の層間絶縁膜の少なくとも一方が低誘電率膜からなる構成とすることができる。

【0019】また、本発明においては、前記反応阻害物質が塩基性物質からなり、該塩基性物質により、露光により前記レジスト中に発生した酸の触媒作用が阻害される構成とができる、前記塩基性物質にアミンを含むことが好ましい。

【0020】また、本発明においては、前記前処理として、アニール処理、UV処理、プラズマ処理、又は、有機溶媒処理の少なくとも一の処理を行うことことが好ましく、前記前処理として、アニール処理の後にUV処理を行う構成とすることができる。

【0021】また、本発明においては、前記アニール処理が、所定の温度のアニールにより、前記絶縁膜、前記第1の層間絶縁膜又は前記第2の層間絶縁膜に浸透又は吸着した前記反応阻害物質を脱離させる処理からなり、前記UV処理が、UV光の照射により活性化した酸素又はオゾンにより、前記絶縁膜、前記第1の層間絶縁膜又は前記第2の層間絶縁膜に浸透又は吸着した前記反応阻害物質を中和する処理からなり、前記プラズマ処理が、酸素、窒素又はアンモニアのいずれか一のガスを含むプラズマにより、前記絶縁膜又は前記層間絶縁膜に浸透又は吸着した前記反応阻害物質をエッチングする処理からなる構成とできる。

【0022】また、本発明においては、前記有機溶媒処理が、ポリピレンギリコールモノメチルエーテルアセテート、ポリピレンギリコールモノメチルエーテル、乳酸エチル、シクロヘキサン、メチルエチルケトンのいずれか一を含む有機溶媒を用いた処理であることが好ましい。

【0023】また、本発明においては、前記有機溶媒に酸性物質を含み、該酸性物質により、前記絶縁膜、前記第1の層間絶縁膜又は前記第2の層間絶縁膜に浸透又は吸着した前記反応阻害物質が中和される構成、又は、前記有機溶媒に弱塩基性物質を含み、該弱塩基性物質により、前記絶縁膜、前記第1の層間絶縁膜又は前記第2の層間絶縁膜に浸透又は吸着した前記反応阻害物質が弱塩基に置換される構成とすることもできる。

【0024】また、本発明の半導体装置は、上記製造方

法を用いて形成される半導体装置であって、前記前処理として、アニール処理又はUV処理の少なくとも一つが用いられ、前記ピアホール又は前記配線トレントレンチパターンに形成された前記配線パターン側壁の少なくとも一部に当接する絶縁膜の前記当接面表層に、内部とは成分比率又は密度が異なる領域が形成されているものである。【0025】また、本発明の半導体装置は、導電体からなるピア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜が、Si及びOを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも窒素濃度が低い領域を有するもの、又は、Si、O及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸素濃度が高く、かつ、水素濃度が低い領域を有するもの、又は、Si、O、C及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸素濃度が高く、かつ、炭素及び水素濃度が低い領域を有するものである。

【0026】また、本発明の半導体装置は、導電体からなるピア又は配線の少なくとも一方の側壁の少なくとも一部に当接するバリア膜又はエッティングストップ膜がSi、C、N及びHを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸素濃度が高く、かつ、炭素、窒素及び水素濃度が低い領域を含むもの、又は、Si、C及びHを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸素濃度が高く、かつ、炭素及び水素濃度が高い領域を有するものである。

【0027】また、本発明の半導体装置は、導電体からなるピア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜がSi、O及びHを主要元素とする低誘電率絶縁膜又はSi、O、C及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも膜密度が大きい領域を有するもの、又は、バリア膜又はエッティングストップ絶縁膜が、Si、C、N及びHを主要元素とする絶縁膜又はSi、C及びHを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも膜密度が大きい領域を有するものである。

【0028】また、本発明の半導体装置は、導電体からなるピア又は配線の少なくとも一方の側壁の少なくとも一部に当接する層間膜が、Si、O及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりもSi-O結合の割合が高く、Si-H結合の割合が低い領域を有するもの、又は、Si、O、C及びHを主要元素とする低誘電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりもSi-O結合の割合が高く、Si-C₃H₃結合の割合が低い領域を有するもの、又は、バリア膜又はエッティングストップ膜がSi、C、N及びHを主要元素とする絶

縁膜又はSi、C及びHを主要元素とする絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内部よりもSi-C₃H₃結合の割合が低い領域を有するものである。

【0029】本発明においては、前記領域の厚さは誘電率増大を防ぐためには30nm以下であることが好ましく、前記Si、O及びHを主要元素とする低誘電率絶縁膜として梯子型水素化シリコキサンを用いる構成とすることででき、前記梯子型水素化シリコキサンとしてL-Ox（登録商標）を用いることもできる。

【0030】このように、本発明は、レジストパターン形成の前工程として、アニール処理、プラズマ処理、UV処理、有機溶媒処理等の処理を実施することにより、ウェハー中、特に低誘電率層間絶縁膜中に残留しているアミン等の反応阻害物質を確実に除去することができ、また、アニール処理やUV処理により、ピアホールや配線トレントレンチパターン内壁に組成や密度、結合状態を変化させた改質膜を形成し、大気中の反応阻害物質の付着や絶縁膜中の反応阻害物質の影響を抑制することができる。これにより、ピアファーストプロセスやデュアルハードマスクプロセス、トレントファーストプロセス等のデュアルダーマシンプロセスのような、アミン等を含む有機剥離液や洗浄液を用いたウェット処理に続けてレジストパターン形成を行う工程やピアホールや配線トレントレンチパターン形成後に続けてレジストパターン形成を行う工程を含むプロセスにおいて、レジストパターンの解像度が劣化するという問題を解決することができる。

【0031】

【発明の実施の形態】従来、ダマシンプロセスのようにPR工程がウェット剥離工程や洗浄工程等のウェット処理工程に連続する場合において、前処理をしないで反射防止膜やレジストを塗布した場合、基板にしみ込んだ塩基性化学物質等の反応阻害物質が反射防止膜を突き抜けてレジスト中に進入する。その結果、露光によるレジストの化学反応が抑制されてパターンが解像不良になるという問題があった。

【0032】特に、この問題は、従来のシリコン酸化物に代えて低誘電率絶縁膜が用いられる構成の場合に多い。それらの低誘電率材料では、シリコン酸化膜に比べて空孔密度が高いために反応阻害物質を取り込みやすく、それが反射防止膜やレジストのベーク時に徐々に浸みだしてくるからである。更に、ピアホールを先に加工するピアファーストプロセスでは、ピアホールエッティング後に用いる有機剥離液がピアホール沿って基板の奥深くまでしみ込んでしまう。

【0033】そこで、上記問題を解決するために、レジストパターンの解像度を劣化させる要因となる反応阻害物質を同定するために以下の実験を行った。

【0034】まず、前記した従来の方法でピアホール9を形成したピア付きサンプル17（図23（b）参照）

を作成し、図26に示すように、このビア付きサンプル17を石英セル16の中に入れて300°Cの温度で加熱した。そして、放冷後に加熱により発生した物質を純水中に抽出し、キャピラリー電気泳動にてその成分を確認した。その結果を図27に示す。図27から分かるように、(a)に示す標準サンプルと(b)に示すビア付きサンプル17の分析結果を比較すると、破線で囲んだ物質(アミンA及びアミンB、以下アミン成分と総称する)がキャピラリー中で電気泳動をさせると同じ移動時間(横軸)にピークを持っているのが確認できた。ここで確認された成分は、アミン系の有機剥離液の成分である。つまり、アミン系の有機剥離液の成分が、基板表面に吸着していたということが分かる。

【0035】すなわち、ビアファーストプロセスにおいてビアホールのエッティング後に行う有機剥離プロセスでは、アミン系のアルカリ性有機剥離液を用いてエッティングの残留物を除去しているが、この有機剥離液が第1層間絶縁膜6及び第2層間絶縁膜4中にしみ込んで、その後の洗浄工程でも完全には除去されずに残ってしまう。特に、低誘電率の有機・無機層間絶縁膜ではミクロな空孔密度が高くなり、そこへ反応阻害物質がしみ込む。これが第2反射防止膜2b、レジストのピーク時に第2反射防止膜2bを突き抜けて浸みだし、レジスト中に浸透するためと考えられる。

【0036】このアミン成分がレジストパターンの解像不良を引き起こすメカニズムについて図28を参照して説明すると、まず、ポジ型レジストに含まれる酸発生剤(オニウム塩酸発生剤、ジアゾメタン系酸発生剤、スルホン酸エステル系酸発生剤等)が露光により光分解して酸が発生する。そして、現像液に対して溶解抑制効果のあるアセタール基等の保護基が、酸触媒による脱保護反応によりヒドロキシル基に変わり、レジストの極性が変化して現像液に溶けやすくなるが、塩基性のアミン成分がレジストに浸透すると中和反応により酸触媒が失活し上記脱保護反応が抑制されるというポイゾニングと呼ばれる現象が生じる。

【0037】その結果として、レジスト材料の現像液への溶解性が低下し、レジスト解像性が劣化したり、ビアホールに埋め込まれたレジストに抜け残りが生じ、パターン解像度の劣化を招くと考えられる。また、PR前にCu裏面洗浄工程で使用するフッ酸過酸化水素の残留物によっても同様にレジストパターンの解像不良が起こる。

【0038】また、上記ポイゾニングは、アミン成分のみならず、層間絶縁膜やエッティングストップ膜等の絶縁膜を構成する元素(窒素や水素、炭素等)の濃度によっても引き起こされることを本願発明者は確認しており、ビアホールや配線トレントパターン等を形成した後、該ビアホールや配線トレントパターン内壁に層間絶縁膜やエッティングストップ膜が露出した状態で次のレジストバ

ターンの形成を行うと、絶縁膜中の反応阻害物質がレジストに作用し、アミンと同様の不良が発生してしまう。【0039】そこで、本発明では、レジストや反射防止膜を塗布する前処理として、アニール処理、プラズマ処理、UV処理、酸又は弱塩基性化合物を含む有機溶媒処理等を施すことにより、ウェットプロセスで残留したアミンやフッ酸過酸化水素等の反応阻害物質を有効に除去し、また、前処理としてアニール処理やUV処理を施すことにより、ビアホールや配線トレントパターン内壁に露出した絶縁膜表面に組成や密度、結合状態を変化させた改質層を形成して、大気中に浮遊している反応阻害物質の付着を抑制又は絶縁膜中の反応阻害物質の影響を抑制して、ポイゾニングの発生を抑え、レジストパターンの解像不良を改善している。

【0040】上記アニール処理は、150~450°C、好ましくは200°C~450°Cの温度範囲で行うことにより反応阻害物質を確実に脱離又は改質層を形成することができる。なお、アニール処理に際しては、基板の酸化を防ぐため、減圧条件下、窒素雰囲気やアルゴン等の不活性ガス雰囲気、水素雰囲気中で行なうことが望ましい。

【0041】また、表面近傍に付着した反応阻害物質の除去には、反射防止膜塗布前の有機溶媒(シンナー)での洗い流しも効果がある。反射防止膜塗布後のピークで反射防止膜上面まで浸みだしてきた反応阻害物質の除去には、反射防止膜塗布後のシンナー処理も効果がある。上述のシンナー処理に変えて、酸性物質を含む有機溶媒や弱塩基性物質を含む有機溶媒で洗浄することは、アルカリ性反応阻害物質の除去にさらに効果がある。上記反応阻害物質を中和するために、反射防止膜自体に酸を含有させることも効果がある。

【0042】また、UV処理はUV光の照射により活性化した酸素、オゾンにより反応阻害物質を除去する方法であり、プラズマ処理は、酸素、水素、窒素、アンモニア等のガスからなるプラズマを用いて、露出した層間絶縁膜表面を物理的にエッティング方法したり、表面を酸化したりする方法であるが、このUV処理やプラズマ処理では、反応阻害物質を除去するのみならず、露出した基板表面を改質して、その後に塗布する反射防止膜やレジストの漏れ性を改善する効果もある。UV処理は、波長100nm~500nmの高圧水銀ランプやエキシマレーザーを使用するのが望ましく、照射強度は、50mW/cm²以上が望ましい。特に酸素を用いたUV処理では、ビアホールや配線トレントパターン内壁に露出した絶縁膜表面の組成や密度、結合状態を変化させた改質層を形成することができ、大気中の反応阻害物質や絶縁膜中の反応阻害物質の影響を抑制することができる。

【0043】以下、各実施例において、これらの前処理を適用したダマシンプロセスの具体的手順について述べる。なお、アミンが有機剥離液に含まれていることは公

知の事実であるが、このアミンがレジストパターンの解像度に影響しているということ、及び、絶縁膜中に含まれる窒素や水素、炭素等の元素の濃度がアミンと同様に反応阻害物質として機能するということは本願発明者の知見によって得られた新規な事実である。

【0044】

【実施例】上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。なお、有機剥離液や洗浄液等の薬液に含まれるアミンと絶縁膜に含まれる窒素、水素、炭素等の元素組成は共にポイゾニング現象に影響を与えるが、残留アミンの除去のみを目的とする場合と、大気中のアミンの付着防止や絶縁膜中の反応阻害物質の影響を抑制する場合とでは、前処理として利用可能な処理の内容が異なる。そこで、説明を容易にするために、第1乃至第3の実施例では残留アミンの効果的な除去方法に着目した場合、第4の実施例では大気中のアミンの付着防止及び絶縁膜に含まれる反応阻害物質の影響の抑制に着目した場合について説明する。また、以下の説明では、1層あたりのビア及び配線を一度に形成するデュアルダマシン法を基本的に念頭において述べて行くが、工程を繰り返すことによって配線層を積層することができるとは言うまでもない。

【0045】【実施例1】まず、本発明の第1の実施例に係る半導体装置及びその製造方法について、図1乃至図10を参照して説明する。図1乃至図3は、本実施例のビアファーストプロセスの手順を示す工程断面図であり、作図の都合上分図したものである。また、図4は、アニール処理の条件を設定するためのガス分析システムの構成を示す図であり、図5は、その分析結果を示す図である。また、図6及び図7は、層間絶縁膜としてSiO₂を用いた場合と低誘電率膜を用いた場合の差異を示す図であり、図8はビアパターン間隔の差によるアミン成分の影響の差異を示す図である。更に、図9は、UV処理の効果を示す図であり、図10は、有機溶媒処理の効果を示す図である。

【0046】以下、本実施例のビアファーストプロセスについて説明する。まず、図1(a)に示すように、公知の方法により、配線基板8上にCu等からなる下層配線を形成した後、CVD法、プラズマCVD法等を用いて、第1エッチングトップ膜7、第1層間絶縁膜6、第2エッチングトップ膜5を順次、所定の膜厚で形成する。その上に、例えば、SiO₂、有機系低誘電率膜、有機含有シリコン酸化膜、有機又は無機のポーラス膜、L-Ox™、更にこれらにフッ素を含有した絶縁膜等を堆積して第2層間絶縁膜4を形成した後、キャップ絶縁膜3を形成する。

【0047】なお、第1層間絶縁膜6、キャップ絶縁膜3、第1エッチングトップ膜7、第2エッチングトップ膜5は、エッチングの選択比が得られる材料の組み

合わせであればよく、SiO₂、SiC、SiN、SiON、SiCN等の中から適宜選択することができる。また、第2層間絶縁膜4としてSiO₂を用いた場合はキャップ絶縁膜3を形成する必要はないが、SiO₂以外の材料では、配線のCMP工程で問題が生じる場合もあるため、その場合はキャップ絶縁膜3を形成する必要がある。

【0048】その後、キャップ絶縁膜3の上に、露光の光の反射を抑制するための反射防止膜2aを50nm程度堆積した後、ビアホールパターンを形成するための化学增幅型レジストを600nm程度塗布し、KrFオトリソグラフィーによる露光、現像を行い、第1レジストパターン1aを形成する。

【0049】次に、図1(b)に示すように、公知のドライエッティングにより反射防止膜2a、キャップ絶縁膜3、第2層間絶縁膜4、第2エッチングトップ膜5、第1層間絶縁膜7を順次エッティングして、それらを貫通するビアホール9を形成する。その後、酸素プラズマアッシング及び有機剥離液を用いたウェット処理によりレジストパターン1aと反射防止膜2aとを剥離し、ドライエッティングの残留物を除去する。

【0050】ここで、従来例では、次のレジストパターン形成に際して、前処理を行わないか、もしくは、前処理として反射防止膜2b塗布前に塗布機で150~250°C、2分程度の脱水ペークあるいはシンナープリウェットを行うのみであったが、前述したように、有機剥離液に含まれるアミン成分が第1層間絶縁膜6及び第2層間絶縁膜4、特に低誘電率膜からなる層間絶縁膜に浸透し、第2反射防止膜2bやレジスト塗布後のペークでしみ出し、第2反射防止膜2bを突き抜けてレジスト中に侵入して解像度の劣化を招くという問題があった。そこで本実施例では、第2レジストパターン1b形成の前処理として、以下の処理を実施することを特徴としている。

【0051】前処理としては、層間絶縁膜やエッチングトップ膜、キャップ絶縁膜中に浸透したアミン成分等の反応阻害物質を確実に除去することができる方法であればよく、例えば、所定の温度及び時間条件のアニール処理や、物理的にビアホール9内壁に露出した第1層間絶縁膜6や第2層間絶縁膜4をエッティングしてアミン成分を除去するプラズマ処理や、UV光で活性化した酸素又はオゾン等の酸化剤でアミン成分を中和するUV処理や、酸又は弱塩基性物質を含有する有機溶媒でアミンを中和又は弱塩基に置換する有機溶媒処理等が考えられる。

【0052】これらの方法にはそれぞれ特徴があり、例えば、アニール処理は半導体プロセスで一般的に行われる処理であり導入が容易であるが、加熱処理に時間がかかり、アニール炉からウェハーを取り出した際に大気中に存在するアミン成分を再び吸収する可能性がある。ま

た、プラズマ処理、UV処理、有機溶媒処理は処理時間も短く、プラズマ処理やUV処理では更に基板表面を改質してその後に塗布する反射防止膜やレジストの漏れ性を改善することができる。従って、どの処理を選択するかは、求められるデバイスの性能、製造工数、使用設備等を勘案して適宜決定することが好ましく、これらを単独で又は複数組み合わせて用いることができる。その中でも、アニール処理の後、反射防止膜塗布前にUV処理を行う組み合わせは特に有効である。

【0053】ここでは、前処理としてアニール処理を行う場合について以下に記載する。アニール処理を行う場合のアニール温度及びアニール時間等の条件の設定にあたって、高い温度で長い時間アニールを行うほどアミン成分の除去効果は高まるが、一方、長期間の高温アニールは製造工程を増加させるばかりでなく、配線材料であるCuの拡散等を招き、デバイス特性を劣化させる可能性がある。

【0054】そこで、好ましいアニール処理の温度及び時間を設定するために、アニール条件の異なる試料を作成し、図4に示すようなガス分析システムを用いて質量分析法(TD-API-MS法)によりウェハーから脱離したガス成分の分析を行った。具体的には、ビア付きウェハー上にガス採取用石英セルを設置して加熱炉に入れ、精製した高純度Arガスをマスフローコントローラで流量調整して供給しながら赤外線ヒーターにより試料を加熱する。そして、ウェハーから脱離したガスをAPI-MS装置に導入し分析を行った。その結果を図5に示す。

【0055】図5(a)は、常温から400°Cまで試料を徐々に(約10°C/分)昇温した場合の昇温曲線とアミン成分の検出強度とを示しており、温度の上昇に伴って徐々にアミン成分が脱離しているのが分かる。一方、図5(b)は、常温から400°Cまで短時間に温度を上げ、400°Cで保持した場合を示しており、昇温から20分程度の間にアミン成分がほとんど脱離し、その後は検出されなくなっているのがわかる。

【0056】このように、アミンが蒸発する温度(400°C)程度まで昇温することによってアミン成分を確実に除去することができ、特に、急昇温することにより、20分程度の短時間でアミン成分を有効に除去することができる。そして、400°Cで保持してもその後アミン成分が検出されないことから、アニール処理では表面上だけでなく層間絶縁膜内部に浸透したアミン成分に対しても除去効果があることが分かる。

【0057】なお、アニール温度としては400°Cに限らず、400°C以下の温度であっても時間をかければアミン成分の除去は可能であり、本願発明者の実験によれば、150~450°Cの範囲が好ましいことを確認している。更に、反射防止膜やレジストのピークによってアミン成分が脱離するのを抑制するためには、アニ

ル温度の加減をピーク温度である200°C以上に設定することがより好ましい。また、アニール処理に際して、基板の酸化を防ぐため、減圧条件下、窒素雰囲気やアルゴン等の不活性ガス雰囲気、水素雰囲気中で行なうのが望ましい。

【0058】上記アニール処理によって第1層間絶縁膜6、第2層間絶縁膜4中のアミン成分を除去した後、図1(c)に示すように、第2反射防止膜2bを50nm程度塗布し、ピークする。その際、ピアホール9内部にも部分的に反射防止膜2bを埋め込む。

【0059】次に、図2(a)に示すように、反射防止膜2bの上に化学增幅型レジストを600nm程度塗布し、ピークを行った後、KrFフォトリソグラフィーによる露光、現像により配線トレーンチパターン形成用の第2レジストパターン1bを形成する(図2(b)参照)。その際、従来の製造方法では、ピアホールエッチングの残留物除去に用いた有機剥離液中のアミン成分が層間絶縁膜中に浸透し、反射防止膜やレジストのピーク時にレジスト中にとけ込むことによってパターン解像度が劣化したが、本実施例では、反射防止膜2bの塗布前にアニール処理を施してアミン成分を十分に除去しているため、レジストパターンの解像度を良好に保つことができる。

【0060】その後、図2(c)に示すように、ドライエッチング法により第2反射防止膜2bを除去し、続いて、図3(a)に示すように、第2エッチングストップ膜5をエッチングストップとしてカバー絶縁膜3及び第2層間絶縁膜4をエッチングし、配線トレーンチパターン10を形成する。

【0061】次に、図3(b)に示すように、酸素プラズマアッキング及び有機剥離液を用いたウェット処理により第2レジストパターン1bと第2反射防止膜2bとを剥離し、ドライエッチングの残留物を除去する。そして、第1エッチングストップ膜7を除去した後、できあがった配線トレーンチパターン10にCu等の配線材料11を埋め込み、CMP法を用いて研磨して表面を平坦化することにより、デュアルダマシン構造が完成する(図3(c)参照)。

【0062】このようにして形成したピア付きウェハーをSEM観察したところ、パターン解像度不良は全くなく、本実施例のアニール処理がアミン除去に有効であることが確認された。なお、本実施例の効果は第2層間絶縁膜4として低誘電率膜を用いる場合により効果的である。その差異を確認するために、図4に示したガス分析システムを用いて、第2層間絶縁膜4として低誘電率膜を使用した試料とシリコン酸化膜を使用した試料のAPI-MS分析を行った。分析結果を図6に、SEM観察の結果を図7に示す。

【0063】図6(a)は、第2層間絶縁膜4としてシリコン酸化膜を使用した場合の、アミンA(左側)及び

アミンB(右側)の検出量を示しており、アミンAは $6.1\text{ ng}/\text{cm}^2$ 、アミンBは $63\text{ ng}/\text{cm}^2$ とそれほど高い数値ではないが、第2層間絶縁膜4として低誘電率膜を使用した場合は、図6(b)に示すようにアミンAは $44\text{ ng}/\text{cm}^2$ 、アミンBは $220\text{ ng}/\text{cm}^2$ と共に高く、低誘電率膜を用いるプロセスにおいてはアミンの影響が大きく、本実施例の前処理が必要であることを示している。

【0064】これをSEM写真で確認すると、図7(a)に示すように、第2層間絶縁膜4としてシリコン酸化膜を使用した場合は、白丸で囲んだ配線トレーンチパターン先端部分においてレジストパターンが崩れて図中の黒丸で示すビアホール9が形成されていないことが分かる。一方、図7(b)に示すように、第2層間絶縁膜4として低誘電率膜を使用した場合は、本来ならば形成されるべきビアホール9が大部分欠落しており、低誘電率膜ではアミン成分の影響が大きいことが分かる。

【0065】このような不具合は配線パターンが密集している部分よりもパターンが孤立している部分においてより顕著に現れる。すなわち、図8に示すように、パターンが密集している部分(図の右側)ではパターン間の層間絶縁膜の幅が狭く、層間絶縁膜中にとけ込んでいるアミン成分の量も少ないため、パターンの崩れも小さいが、パターンが孤立している部分(図の左側)では、周囲の広い面積の層間絶縁膜からアミン成分がしみ出してくるため、パターンが崩れやすいためと考えられる。従って、孤立パターンを多く含む構成の半導体装置では本実施例のアニール処理がより重要となる。

【0066】なお、上記説明では、アミンを除去する方法としてアニール処理を施す場合について説明したが、その他の方法として前記したようにプラズマ処理やUV処理、有機溶媒処理等を行ってもよく、また、アニール処理に加えてプラズマ処理やUV処理、有機溶媒処理を施すというようにこれらの処理を組み合わせてもよく、デバイス形態に応じて処理を使い分けることもできる。

【0067】上記UV処理の効果を確認するために、UV処理を施した試料と未処理の試料の双方を図4に示すガス分析システムで加熱処理して脱離ガスの分析を行った。その結果を図9に示す。図9(a)はUV処理を施していない試料を加熱した際に放出される脱離ガスの強度を測定した結果を示しており、図9(b)はUV処理を施した試料の結果を示している。両者を比較すると、 200°C 以下(反射防止膜の塗布、ベーク温度)以下の低温度領域で放出されるアミン成分の量(ハッキング部)が $10\text{ ng}/\text{cm}^2$ から $1.8\text{ ng}/\text{cm}^2$ と著しく減少しており、UV処理によりアミンが有効に除去されていることを示している。

【0068】また、表面近傍に付着したアミン成分の除去には、反射防止膜2b塗布前にポリピレングリコールモノメチルエーテルアセテート、ポリピレングリコール

モノメチルエーテル、乳酸エチル、シクロヘキサン、メチルエチルケトン等の有機溶媒での洗い流しも効果がある。また、反射防止膜2b塗布後ベークで反射防止膜2b上面まで浸みだしてきたアミン成分の除去には、反射防止膜2b塗布後の有機溶媒処理も効果がある。上述の有機溶媒処理に、有機カルボン酸、酢酸等の有機酸や塩酸等の無機酸を含む有機溶媒を用いることにより、強塩基性のアミン成分が中和され、さらに効果を高めることができる。また、弱塩基性物質を含む有機溶媒で洗浄することにより強塩基性のアミン成分を弱塩基に置換することができ、アミン成分の働きを抑制することもできる。更には、上記アミン成分を中和するために、反射防止膜自体に酸を含有させることも効果がある。

【0069】上記有機溶媒処理、酸性物質を含む有機溶媒処理の効果を確認するために、前処理なしの試料と、各々の有機溶媒を用いて処理を施した試料とを作成し、SEM写真にてレジストの抜け残り、すなわちパターン不良の数を計測した。その結果を図10に示す。図10より、(a)に示す前処理なしの試料では、矢印で示すラインのレジスト抜け残り(機能の配線トレーンチパターン全体が黒くなっているもの)が端部から5本であるのに対し、有機溶媒(シンナー)処理を施した(b)の試料では4本、更に酸性有機溶媒処理を施した試料(c)では1本と減少しており、このような有機溶媒処理によってもアミン成分を有効に除去できることが確認された。

【0070】なお、上記説明において、レジスト解像度を劣化させる反応阻害物質としてアミン成分を例にして説明したが、PR前にCu裏面洗浄工程で使用するフッ酸過酸化水素の残留物によても同様に解像度の劣化を引き起こす。このフッ酸過酸化水素の残留物に対しても、アニール処理、プラズマ処理、UV処理、有機溶媒処理やこれらを組み合わせた処理を施すことによって有効に除去することができる。

【0071】[実施例2] 次に、本発明の第2の実施例に係る半導体装置及びその製造方法について、図11乃至図13を参照して説明する。図11乃至図13は、第2の実施例に係るビアファーストプロセスの手順を示す工程断面図であり、作図の都合上分図したものである。なお、本実施例は、ビアホール内部に反射防止膜を完全に充填することを特徴とするものであり、他の部分の構造及び製造方法については前記した第1の実施例と同様である。

【0072】まず、図11(a)に示すように、前記した第1の実施例と同様に、公知の方法により、配線基板8上にCu等からなる下層配線を形成した後、CVD法、プラズマCVD法等を用いて、第1エッチングトップ膜7、第1層間絶縁膜6、第2エッチングトップ膜5、第2層間絶縁膜4、キャップ絶縁膜3を順次形成する。その後、キャップ絶縁膜3上に、反射防止膜2a

を50nm程度、化学增幅型レジストを600nm程度塗布し、KrFフォトリソグラフィーによる露光、現像を行い、第1レジストパターン1aを形成する。

【0073】次に、図11(b)に示すように、公知のドライエッチングにより反射防止膜2a、キャップ絶縁膜3、第2層間絶縁膜4、第2エッティングトップ膜5、第1層間絶縁膜7を順次エッチングして、それらを貫通するビアホール9を形成する。その後、酸素プラズマアッシング及び有機剥離液を用いたウェット処理によりレジストパターン1aと反射防止膜2aとを剥離し、ドライエッチングの残留物を除去する。

【0074】次に、前記した第1の実施例と同様に、第2レジストパターン形成の前処理として、所定の温度及び時間条件のアニール処理や、物理的にビアホール9内壁をエッチングしてアミン成分を除去するプラズマ処理や、UV光で活性化した酸素又はオゾン等の酸化剤でアミン成分を中和するUV処理や、酸又は弱塩基性物質を含有する有機溶媒でアミンを中和又は弱アルカリに置換する有機溶媒処理のいずれか又はそれらを組み合わせた処理を行う。

【0075】上記前処理によって層間絶縁膜中のアミン成分を除去した後、図11(c)に示すように、第2反射防止膜2bを50nm程度塗布し、ベークを行う。その際、本実施例では、第2反射防止膜2b上に塗布するレジストの厚みを均一にしてパターン解像度を向上させると共に第2レジストパターン1bの除去を容易にするために、ビアホール9内部に完全に反射防止膜2bを埋め込む。

【0076】次に、図12(a)に示すように、反射防止膜2bの上に化学增幅型レジストを600nm程度塗布し、ベークを行った後、KrFフォトリソグラフィーによる露光、現像により配線トレンチパターン形成用の第2レジストパターン1bを形成する(図12(b)参照)。その際、第1の実施例と同様に、反射防止膜2bの塗布前に所定の前処理を施してアミン成分を十分に除去しているため、レジストパターンの解像度を良好に保つことができる。

【0077】次に、前記した第1の実施例では、第2反射防止膜2bとキャップ絶縁膜3及び第2層間絶縁膜4とをドライエッチングしたが、本実施例では、ビアホール9内部に第2反射防止膜2bが充填されており、第2反射防止膜2bのエッティング速度がキャップ絶縁膜3及び第2層間絶縁膜4に比べて遅いために、図12(c)に示すように、第2反射防止膜2bのみを酸素プラズマを用いた異方性エッチバックにより配線層部分までエッティングする。続いて、図13(a)に示すように、第2エッティングトップ膜5をエッティングトップとしてカバー絶縁膜3及び第2層間絶縁膜4をエッティングし、配線トレンチパターン10を形成する。

【0078】次に、図13(b)に示すように、酸素プラズマアッシング及び有機剥離液を用いたウェット処理により、第2レジストパターン1bと第2反射防止膜2bとを剥離し、ドライエッチングの残留物を除去する。

そして、第1エッティングトップ膜7を除去した後、できあがった配線トレンチパターン10にCu等の配線材料11を埋め込み、CMP法を用いて研磨して表面を平坦化することにより、デュアルグマシン構造が完成する(図13(c)参照)。

【0079】このようにして形成したビア付きウェハーをSEM写真により確認したところ、パターン解像度不良は全くなく、本実施例のアニール処理がアミン除去に有効であることが確認された。本実施例では、ビアホール9内部に第2反射防止膜2bを充填しているため、ビアホール9上部にレジストが残るという不具合が生じにくく、また、ビアホール9内壁から第2反射防止膜2bを通ってレジストに至るバスが長いため、層間絶縁膜内部にアミン成分が多少残留した場合であっても、アミン成分による影響を受けにくいという利点がある。

【0080】【実施例3】次に、本発明の第3の実施例に係る半導体装置及びその製造方法について、図14乃至図16を参照して説明する。図14乃至図16は、第3の実施例に係るデュアルハードマスクプロセスの手順を示す工程断面図であり、作図の都合上分図したものである。なお、本実施例は、ハードマスクを用いて配線トレンチパターンを形成することを特徴とするものである。

【0081】まず、図14(a)に示すように、前記した第1及び第2の実施例と同様に、公知の方法により、配線基板8上にCu等からなる下層配線を形成した後、CVD法、プラズマCVD法等を用いて、第1エッティングトップ膜7、第1層間絶縁膜6、第2エッティングトップ膜5、第2層間絶縁膜4を順次形成する。次に本実施例では、その上に配線トレンチパターンのエッティングマスクとなるハードマスク膜下部13及びハードマスク膜12を所定の材料、膜厚で堆積する。その後、ハードマスク膜12上に、反射防止膜2aを50nm程度、化学增幅型レジストを600nm程度塗布し、KrFフォトリソグラフィーによる露光、現像を行い、第1レジストパターン1aを形成する。

【0082】次に、図14(b)に示すように、公知のドライエッチングにより第1レジストパターン1aを用いてハードマスク膜12をエッティングして、配線トレンチパターンをエッティングするための開口を形成する。その後、酸素プラズマアッシング及び有機剥離液を用いたウェット処理によりレジストパターン1aと反射防止膜2aとを剥離し、ドライエッチングの残留物を除去する。

【0083】次に、前記した第1及び第2の実施例と同様に、第2レジストパターン形成の前処理として、アニール処理、プラズマ処理や、UV処理、有機溶媒処理の

いずれか又はそれらを組み合わせた処理を行う。

【0084】次に、図14(c)に示すように、第2反射防止膜2bを50nm程度、化学増幅型レジストを600nm程度塗布し、ベークを行った後、Krf Fotolithographyによる露光、現像によりビアホール形成用の第2レジストパターン1bを形成する。その際、第1及び第2の実施例と同様に、反射防止膜2bの塗布前に所定の前処理を施してアミン成分を十分に除去しているため、レジストパターンの解像度を良好に保つことができる。

【0085】次に、図15(a)に示すように、第2レジストパターン2bをマスクとして公知のドライエッチングにより、第2反射防止膜2b、ハードマスク膜下部13、第2層間絶縁膜4、第2エッチングトップ膜5、第1層間絶縁膜6をエッティングし、それらを貫通するビアホール9を形成する。

【0086】その後、図15(b)に示すように、酸素プラズマアッシング及び有機剥離液を用いたウェット処理により、第2レジストパターン1bと第2反射防止膜2bとを剥離し、ドライエッチングの残留物を除去する。

【0087】次に、図15(c)に示すように、ハードマスク膜12をマスクとして公知のドライエッチング法を用いて、ハードマスク膜下部13及び第2層間絶縁膜4をエッティングして、配線トレントレーナーパターン10を形成する。その後、第2エッチングトップ膜7を除去し、できあがった配線トレントレーナーパターン10にCu等の配線材料11を埋め込み、CMP法を用いて研磨して表面を平坦化することにより、デュアルダマシン構造が完成する(図16参照)。

【0088】なお、層間絶縁膜を全て有機膜で形成した場合には、図15(a)の工程で第2レジストパターン1bを用いて、第2反射防止膜2b、ハードマスク膜下部13、第2層間絶縁膜4、第2エッチングトップ膜5までエッティングし、図15(c)の工程で、ハードマスク膜12を用いて、ハードマスク膜下部13、第2層間絶縁膜4をエッティングして配線トレントレーナーパターン10を形成すると同時に、第1層間絶縁膜6をエッティングして第1エッチングトップ膜7まで貫通するビアホール9を形成する構成とすることもできる。

【0089】このようにして形成したビア付きウェハーをSEM写真により確認したところ、前記した第1及び第2の実施例と同様にパターン解像度不良は全くなく、本実施例の前処理がアミン除去に有効であることが確認された。また、本実施例では、第2レジストパターン1b形成時にビアホール9が形成されていないために基板の凹凸が小さく、第2のレジストパターンの精度を向上させることができ、また、ハードマスクを用いてエッティングを行うため、配線トレントレーナーパターンの加工が容易になるという利点がある。なお、第1乃至第3の実施例で

はビアファーストプロセスについて記載したが、トレントファーストプロセスでも同様に適用できることは明らかである。

【0090】【実施例4】次に、本発明の第4の実施例に係る半導体装置及びその製造方法について、図17乃至図22を参照して説明する。図17乃至図19は、第4の実施例に係るビアファーストプロセスの手順を示す工程断面図であり、図20乃至図22は、トレントファーストプロセスの手順を示す工程断面図である。なお、本実施例では、前処理としてUV処理又はアニール処理又はそれらを組み合わせた処理を行い、ビアホールや配線トレントレーナーパターン内壁に露出する絶縁膜表面の膜質(組成や密度、結合状態等)を変化させることを特徴とするものである。

【0091】まず、図17(a)に示すように、公知のダマシングプロセスにより配線基板8にCu等からなる下層配線18を形成した後、図17(b)に示すように、CVD法、プラズマCVD法等を用いて、第1エッチングトップ膜7として、例えばSiCN膜を30~100nm程度の膜厚で堆積し、その上に第1層間絶縁膜6、第2エッチングトップ膜5、第2層間絶縁膜4を順次堆積する。ここで、配線溝ストップ膜として用いる第2エッチングトップ膜5は、例えばSiC、SiCNであり、エッチングプロセスによる配線形成がばらつきなく安定して形成できる場合は設けなくても良い。また、第1層間絶縁膜6及び第2層間絶縁膜4は、例えばSiO₂、無機系の低誘電率膜であるL-Ox™(ラダーオキサイド)、SiOC系の膜であり、低誘電率膜の上層には図に示すようにキャップ絶縁膜3としてSiO₂を形成してもよい。

【0092】次に、図17(c)に示すように、公知のリソグラフィー技術により第1レジストパターン1aを形成し、公知のエッチング技術により、キャップ絶縁膜3、第2層間絶縁膜4、第2エッチングトップ膜5、第1層間絶縁膜7を順次エッティングして、それらを貫通するビアホール9を形成する。

【0093】次に、ビアホール9のエッチングに用いた第1レジストパターン1aを酸素アッシングあるいは窒素水素混合ガスやヘリウム水素混合ガスのプラズマを用いて除去する。その後、アミン系の有機剥離液で洗浄を行うが、これにより特に低誘電率膜の場合はビアホール9側壁に剥離液が吸着・膜中に取り込まれる。ここで、前記した第1乃至第3の実施例では、アニール処理、プラズマ処理、UV処理、有機溶媒処理などの前処理を行ったが、本実施例では、ビアホール9内壁に露出した絶縁膜表面を改質するために、図18(a)に示すように、UV光を照射、あるいは200~450°C程度のアニール処理又はそれらを組み合わせた処理を行う。

【0094】この結果、ビアホール9内に残留した剥離液及び層間絶縁膜側壁に取り込まれた液が取り除かれる

とともに、ビアホール9側壁部の組成変化もしくは緻密化もしくは結合状態変化等が起こる（ここでは絶縁膜の変化を明示するために改質膜19として記載しているが、改質膜19とその内部の絶縁膜の境界は必ずしも明確ではない。この改質膜19の実効的な膜厚としては略30nm以下と考えられる。）。なお、この変化は酸素アッシング等のレジスト剥離で膜が硬化・組成変形した状態とは異なるものである。この改質膜19の特徴及び効果については後段で詳述する。

【0095】次に、図18(b)に示すように、公知のリソグラフィー技術により第2レジストパターン1bを形成する。このとき、レジスト下層に有機系の反射防止膜を形成しても良い。この時の反射防止膜はビアホール9内に完全に埋設されるのではなく、配線となる高さ、すなわち第2エッチングトップ膜5よりも低いことが望ましい。この後、公知のエッチング技術を用いてキャップ絶縁膜3及び第2層間絶縁膜4をエッチングし、配線トレンチパターン10を形成する。

【0096】ここで、本実施例の前処理では、ビアホール9内壁の絶縁膜表面に膜密度の大きい改質膜19が形成されているため、大気中に浮遊しているアミン等の反応阻害物質の付着を抑制することができ、ポイソニングの発生を確実に防止することができる。また、本願発明者は、アミンの他に絶縁膜に含まれる窒素や水素、炭素等の元素も反応阻害物質として機能することを確認しており、上記前処理により、ビアホール9内壁の改質膜19はより内側の絶縁膜よりも窒素、水素、炭素等の濃度が低くなっているため、上記元素に起因するポイソニングも有効に抑制することができる。

【0097】次に、図18(c)に示すように、配線溝エッチングに用いた第2レジストパターン1bを除去したあと、ビアホール9底部の第1エッチングトップ膜7をエッチングにより除去する。この時、露出した第2エッチングトップ膜5も同時にエッチングされ除去される。このあと、配線トレンチパターン10とビアホール9に同時に、例えばTa、TaN、Ti、TiNもしくはこれらの積層構造からなるバリア膜とCu等の導電膜とからなる配線材料11を埋め込む。その後、図19に示すように、配線として不要部となる配線材料11をCMP法により除去してデュアルダマシン構造の配線が形成される。

【0098】このように、ビアホール9形成後にUV処理あるいはアニール処理、もしくはその組み合わせ処理を行うことにより、有機剥離液や洗浄液中に含まれるアミンを確実に除去できると共に、ビアホール9内壁に組成や密度、結合状態が変化した改質膜19を形成することにより、大気中に浮遊したアミンの付着を抑制することができ、更に、絶縁膜中の反応阻害物質の影響を抑制することができる。

【0099】次に、本実施例の前処理をトレンチファ-

ストプロセスに適用した場合のプロセスについて図20乃至図22を用いて詳細に説明する。

【0100】まず、上述したビアファーストプロセスと同様の製造方法により、下層配線18を形成した配線基板8上に、第1エッチングトップ膜7、第1層間絶縁膜6、第2エッチングトップ膜5、第2層間絶縁膜4、キャップ絶縁膜3を順次形成する（図20(a)、(b)参照）。

【0101】次に、図20(c)に示すように、公知のリソグラフィー技術を用いて第1レジストパターン1aを形成した後、公知のエッチング技術を用いて配線となる領域をエッチングし、配線トレンチパターン10を形成する。

【0102】次に、図21(a)に示すように、配線溝エッチングに用いた第1レジストパターン1aを酸素アッシング、有機剥離液等により除去した後、上記プロセスと同様に、UV処理あるいは200～450°C程度のアニール処理、もしくはその組み合わせ処理を行い、配線トレンチパターン10内壁に改質膜19を形成する。この処理により、次工程のビアホールレジストパターン形成時のレジストポイソニングを防止することができる。

【0103】次に、図21(b)に示すように、公知のリソグラフィー技術を用いて第2レジストパターン1bを形成し、公知のエッチング技術を用いてビアホール9を形成する。この後、ビアファーストプロセスと同様の製造方法で配線を形成する（図21(c)、図22参照）。

【0104】このように、トレンチファーストプロセスにおいても、配線トレンチパターン10形成後にUV処理あるいはアニール処理、もしくはその組み合わせ処理を行うことにより、有機剥離液や洗浄液中に含まれるアミンを確実に除去できると共に、配線トレンチパターン10内壁に組成や密度、結合状態が変化した改質膜19を形成することにより、大気中に浮遊したアミンの付着を抑制することができ、更に、絶縁膜中の反応阻害物質の影響を抑制することができる。以下、絶縁膜に各種材料を用いた場合の改質膜19の特徴及び効果について記載する。

【0105】<SiO₂膜>ビアファーストプロセスにおいてビアホール9の層間絶縁膜にSiO₂膜を用いた場合、本プロセスフロー（UV処理又は/及びアニール処理）を行った後のSiO₂膜の側壁部の窒素濃度は、内側のSiO₂膜に比べて相対的に低くなっている。その結果、その後の工程における膜からの窒素の脱離量は減少している。この窒素の脱離量とビアポイズニングには明確な相関があり、窒素の脱離量が多くなるほどビアポイズニングの不良が多い。このことから層間絶縁膜にSiO₂膜を用いた場合に本実施例の前処理で有効にポイズニングを抑制できることが分かる。

【0106】<L-Ox^{T M}>また、トレンチファーストプロセスにおいて配線部の層間絶縁膜に梯子型水素化シリキサンの中の1つであるラダーオキサイド膜を用いた場合、本プロセスフロー（UV処理又は／及びアニール処理）を行った後のラダーオキサイド膜の側壁部の膜密度は内側より相対的に大きくなっている。そのため、有機剥離工程で用いられる薬液の一部であるアミンのラダーオキサイド膜への取り込み量が減少している。これに対して従来のプロセスでは、ラダーオキサイド膜の側壁の膜密度は高くなっているため、アミンの取り込み量がかなり多くなっている。

【0107】このアミンの取り込み量はデュアルダマシンのメタル埋設前のTDS（Thermal Desorption Spectroscopy：昇温ガス脱離法）で窒素の脱ガス量、または窒素結合との脱ガスにより容易に測定することができる。この測定により、アミンの取り込み量が大きいほど、レジストポイズニング不良が多くなることが確認されている。なお、UV処理時間の延長などにより膜密度は徐々に上がっていくため、アミンのラダーオキサイド膜への取り込み量が更に少くなり、より不良を低減することができる。

【0108】また、本プロセスフロー（UV処理又は／及びアニール処理）を行った場合のラダーオキサイド膜の側壁部の組成は内側よりも酸素濃度が相対的に高く、水素濃度が相対的に低くなっている。

【0109】更に、結合状態に関しては、ラダーオキサイド膜の側壁部が内側よりも相対的にSi-O結合の割合が高くなっている。S i - H結合の割合が低くなっている。この結合状態の確認は、べた膜に対して本プロセスの前処理を行なえばFTIR法で容易に測定することができる。また、実際の構造においても、断面劈開サンプルのバッファードHFを用いたレレーフエッチ後の断面SEM観測により確認することができる。すなわち、ラダーオキサイド膜の側壁が前述したような結合状態になつた場合、エッティングレートが著しく低下して膜が残るのに対し、側壁部以外のラダーオキサイド膜はエッティングレートがかなり早いため、この方法により結合状態を容易に確認することができる。上記方法で確認した結果、この改質膜19の膜厚は30nm以下であり、UV処理またはアニール処理時間を増大しても増加することはなかった。更に、酸素濃度は側壁表面が最も高く、内側になるにつれて徐々に変化していることを確認した。なお、この結合状態と膜密度は相関関係があり、アミンのラダーオキサイド膜への取り込み量はSi-O結合の割合が高くなるほど、S i - H結合の割合が低くなるほど小さくなる傾向である。以上の結果から、相関絶縁膜にラダーオキサイド膜を用いた場合も本実施例の前処理で有効にポイズニングを抑制できることが分かる。

【0110】以上の絶縁膜の側壁最表面からその膜内部への膜の元素濃度、膜密度、結合状態が前述した膜質から内側になるにつれて徐々に変化していく、側壁部を除く部分の膜質（バルクの層間膜の膜質）に近づいていく。側壁表層は膜質としてバルクと比べて誘電率が高くなり、この層が厚い場合、デバイスのパフォーマンスが悪くなる。膜質が急峻に変化する構造を用いた場合、この高誘電率層の膜厚を厚くせざるを得ない。側壁部から内部へ膜質が徐々に変わるように構造を作ることにより、膜質が急峻に変化する構造に比べて実効誘電率が上がりず、デバイスの充分なパフォーマンスが得られる。

【0111】<SiOC膜>次に、ピアファーストプロセスにおけるピア層間絶縁膜の一部にSiOC膜を用いた場合、本プロセスフロー（UV処理又は／及びアニール処理）を行った後のSiOC膜の側壁部の膜密度は内側より相対的に大きくなっている。アミンのSiOC膜への取り込み量は減少している。これに対して従来のプロセスではSiOC膜の側壁の膜密度は大きくなっているため、アミンの取り込み量がかなり多くなっている。

【0112】また、本プロセスフロー（UV処理又は／及びアニール処理）を行った場合のSiOC膜の側壁部の組成は内側よりも酸素濃度が相対的に高く、炭素及び水素濃度が相対的に低いという特徴があり、その傾向が顕著になるほどアミンのSiOC膜への取り込み量が少なくなっている。

【0113】更に結合状態に関しては、SiOC膜の側壁部が内側よりも相対的にSi-O結合の割合が高くなっている。Si-C₂H₃結合の割合が低くなっている。この結合状態と膜密度は相関関係にあり、アミンのSiOC膜への取り込み量はSi-C₂H₃結合の割合が低くなるほど小さくなる傾向である。以上の結果から、層間絶縁膜にSiOC膜を用いた場合も本実施例の前処理で有効にポイズニングを抑制できることが分かる。

【0114】以上の絶縁膜の側壁最表面からその膜内部への膜の元素濃度、膜密度、結合状態が前述した膜質から内側になるにつれて徐々に変化していく、側壁部を除く部分の膜質（バルクの層間膜の膜質）に近づいていく。側壁表層は膜質としてバルクと比べて誘電率が高くなり、この層が厚い場合、デバイスのパフォーマンスが悪くなる。膜質が急峻に変化する構造を用いた場合、この高誘電率層の膜厚を厚くせざるを得ない。側壁部から内部へ膜質が徐々に変わるように構造を作ることにより、膜質が急峻に変化する構造に比べて実効誘電率が上がりず、デバイスの充分なパフォーマンスが得られる。

【0115】<SiCN膜>また、バリア膜やエッティングストップ膜としてSiCN膜を用いた場合、本プロセスフロー（UV処理又は／及びアニール処理）を行った後のSiCN膜の側壁部の膜密度は内側より相対的に大きくなっている。アミンのSiCN膜への取り込み量は減少している。これに対して従来のプロセスでは、SiCN膜の側壁の膜密度は大きくなっているため、アミンの取り込み量がかなり多くなっている。

ンの取り込み量がかなり多くなっている。

【0116】また、本プロセスフロー（UV処理又は／及びアニール処理）を行った場合のSiCN膜の側壁部の組成は内側部よりも酸素濃度が相対的に高く、炭素、窒素及び水素濃度が相対的に低いという特徴があり、その傾向が顕著になるほど、窒素の膜表面からの脱離量が少なくなっている。

【0117】更に、結合状態に関しては、SiCN膜の側壁部が内側よりも相対的に Si—CH₃ 結合の割合が高くなっている。結合状態と膜密度は相関関係にあり、アミンのSiCN膜への取り込み量はSi—CH₃ 結合の割合が低くなるほど小さくなる傾向である。以上の結果から、バリア膜やエッチングトップ膜にSiCN膜を用いた場合も本実施例の前処理で有効にポイソニングを抑制できることが分かる。

【0118】以上の絶縁膜の側壁最表面からその膜内部への膜の元素濃度、膜密度、結合状態が前述した膜質から内側になるにつれて徐々に変化していく、側壁部を除く部分の膜質（バルクの層間膜の膜質）に近づいていく。側壁表層は膜質としてバルクと比べて誘電率が高くなり、この層が厚い場合、デバイスのパフォーマンスが悪くなる。膜質が急峻に変化する構造を用いた場合、この高誘電率層の膜厚を厚くせざるを得ない。側壁部から内部へ膜質が徐々に変わるように構造を作ることにより、膜質が急峻に変化する構造に比べて実効誘電率が上がらず、デバイスの充分なパフォーマンスが得られる。

【0119】<SiC膜>また、バリア膜、エッチングトップ膜としてSiC膜を用いた場合、本プロセスフロー（UV処理又は／及びアニール処理）を行った後のSiC膜の側壁部の膜密度が内側より相対的に大きくなってしまっており、アミンのSiC膜への取り込み量は減少している。これに対して従来のプロセスでは、SiC膜の側壁の膜密度は大きくなっていないため、アミンの取り込み量がかなり多くなっている。

【0120】更に、本プロセスフロー（UV処理＋アニール処理）を行った場合のSiC膜の側壁部の組成は内側よりも酸素濃度が相対的に高く、炭素及び水素濃度が相対的に低いという特徴があり、その傾向が顕著になるほどアミンのSiC膜中への取り込みが少なくなっている。結合状態と膜密度は相関関係にあり、アミンのSiC膜への取り込み量はSi—CH₃ 結合の割合が低くなるほど小さくなる傾向である。以上の結果から、バリア膜、エッチングトップ膜にSiC膜を用いた場合も本実施例の前処理で有効にポイソニングを抑制できることが分かる。

【0121】以上の絶縁膜の側壁最表面からその膜内部への膜の元素濃度、膜密度、結合状態が前述した膜質から内側になるにつれて徐々に変化していく、側壁部を除く部分の膜質（バルクの層間膜の膜質）に近づいていく。側壁表層は膜質としてバルクと比べて誘電率が高く

なり、この層が厚い場合、デバイスのパフォーマンスが悪くなる。膜質が急峻に変化する構造を用いた場合、この高誘電率層の膜厚を厚くせざるを得ない。側壁部から内部へ膜質が徐々に変わるように構造を作ることにより、膜質が急峻に変化する構造に比べて実効誘電率が上がり、デバイスの充分なパフォーマンスが得られる。

【0122】なお、上記各実施例では、本発明のアニール処理、プラズマ処理や、UV処理、有機溶媒処理等の前処理を、デュアルダマシンプロセスであるビアファーストプロセスやデュアルハードマスクプロセス、トレントファーストプロセスに適用した場合について説明したが、本発明は上記実施例に限定されるものではなく、アミン成分やフッ酸過酸化水素等の塩基性物質を含む有機剥離液や洗浄液を用いたウェット処理に続けてレジストパターン形成を行う工程や、絶縁膜をパターニングした後、続けてレジストパターン形成を行う工程を含む任意の半導体プロセスに適用することができる。

【0123】

【発明の効果】以上説明したように、本発明の半導体装置及びその製造方法によれば下記記載の効果を奏する。

【0124】本発明の第1の効果は、ビアファーストプロセスやデュアルハードマスクプロセス、トレントファーストプロセス等のデュアルダマシンプロセスのような、アミン等を含む有機剥離液や洗浄液を用いたウェット処理に続けてレジストパターン形成を行う工程や、ビアホールや配線トレントパターン形成に続いてレジストパターン形成を行う工程を含むプロセスにおいて、レジストパターンの解像度が劣化するという問題を解決することができるということである。

【0125】その理由は、レジストパターン形成の前工程として、アニール処理、プラズマ処理、UV処理、有機溶媒処理等の処理を実施することにより、ウェハー中、特に低誘電率層間絶縁膜中に残留しているアミン等の反応阻害物質を確実に除去することができるからである。また、前処理としてUV処理及びアニール処理を実施することにより、ビアホールや配線トレントパターン内壁に露出した絶縁膜表面に膜質（組成や密度、結合状態等）が変化した改質膜を形成することができ、これにより大気中のアミンの付着を抑制し、かつ、反応阻害物質となる絶縁膜中の所定の元素の影響を抑制することができるからである。

【0126】また、本発明の第2の効果は、反射防止膜などの塗布を容易にし、レジストパターンの加工精度を向上させることができることである。

【0127】その理由は、プラズマ処理やUV処理により表面状態を改質することができるため、反射防止膜やレジストの漏れ性を改善することができるからである。

【0128】このように、従来の低誘電率膜を使用したデュアルダマシンプロセスでは、アミン等の反応阻害物質により安定したレジスト加工形状を得ることができな

かったが、本発明の前処理を施すことにより、安定したレジスト解像性を得られるようになり、歩留まりの向上に貢献することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るピアファーストプロセスの手順を示す工程断面図である。

【図2】本発明の第1の実施例に係るピアファーストプロセスの手順を示す工程断面図である。

【図3】本発明の第1の実施例に係るピアファーストプロセスの手順を示す工程断面図である。

【図4】本発明の第1の実施例に係るアニール処理の条件を設定するためのガス分析システムの構成を示す図である。

【図5】ガス分析システムで分析した結果を示す図である。

【図6】層間絶縁膜として SiO_2 を用いた試料と低誘電率膜を用いた試料に対するガス分析の結果を示す図である。

【図7】層間絶縁膜として SiO_2 を用いた試料と低誘電率膜を用いた試料に対するSEM観察の結果を示す図である。

【図8】ピアパターン間隔の差によるアミン成分の影響の差異を示す図である。

【図9】本発明の第1の実施例に係るUV処理の効果を示す図である。

【図10】本発明の第1の実施例に係る有機溶媒処理の効果を示す図である。

【図11】本発明の第2の実施例に係るピアファーストプロセスの手順を示す工程断面図である。

【図12】本発明の第2の実施例に係るピアファーストプロセスの手順を示す工程断面図である。

【図13】本発明の第2の実施例に係るピアファーストプロセスの手順を示す工程断面図である。

【図14】本発明の第3の実施例に係るデュアルハードマスクプロセスの手順を示す工程断面図である。

【図15】本発明の第3の実施例に係るデュアルハードマスクプロセスの手順を示す工程断面図である。

【図16】本発明の第3の実施例に係るデュアルハードマスクプロセスの手順を示す工程断面図である。

【図17】本発明の第4の実施例に係るピアファーストプロセスの手順を示す工程断面図である。

【図18】本発明の第4の実施例に係るピアファースト

プロセスの手順を示す工程断面図である。

【図19】本発明の第4の実施例に係るピアファーストプロセスの手順を示す工程断面図である。

【図20】本発明の第4の実施例に係るトレンドチファーストプロセスの手順を示す工程断面図である。

【図21】本発明の第4の実施例に係るトレンドチファーストプロセスの手順を示す工程断面図である。

【図22】本発明の第4の実施例に係るトレンドチファーストプロセスの手順を示す工程断面図である。

【図23】従来のピアファーストプロセスの手順を示す工程断面図である。

【図24】従来のピアファーストプロセスの手順を示す工程断面図である。

【図25】従来のピアファーストプロセスの手順を示す工程断面図である。

【図26】層間絶縁膜に浸透した物質を抽出する方法を示す図である。




【図27】図19の方法で抽出結果を示す図である。

【図28】レジストパターンの解像度が劣化するメカニズムを説明する図である。




【符号の説明】

- 1 a 第1レジストパターン
- 1 b 第2レジストパターン
- 2 a 第1反射防止膜
- 2 b 第2反射防止膜
- 3 キャップ絶縁膜
- 4 第2層間絶縁膜
- 5 第2エッチングストップ膜
- 6 第1層間絶縁膜
- 7 第1エッチングストップ膜
- 8 配線基板
- 9 ピアホール
- 10 配線トレンドチパターン
- 11 配線材料
- 12 ハードマスク膜
- 13 ハードマスク膜下部
- 14 レジスト残り
- 15 クラウン
- 16 石英セル
- 17 ピア付きサンプル
- 18 下層配線
- 19 改質膜




【図1】




【図2】



【図3】



【図7】




第2層間絶縁膜としてシリコーン樹脂を使用した場合




第2層間絶縁膜として低誘電率樹脂を使用した場合


【図4】




【図5】



【図8】




【図16】




【図6】


(a) 第2層間絶縁膜としてシリコン酸化膜を使用した場合




(b) 第2層間絶縁膜として低誘電率膜を使用した場合




【図19】




【図22】




【図26】




【図9】




【図10】






【図11】






【図12】





【図13】




【図15】






【図14】




アニール処理、ブロスマ処理、UV処理、重合保護処理




【図17】




【図18】






【図20】






【図21】



【図24】



【図25】



【図28】




酸発生剤
(オニウム系酸発生剤、
ジアゾメタン系酸発生剤、
スルホン酸系酸発生剤等)

露光による光分解 $\xrightarrow{\text{H}^+}$

酸が発生

酸触媒の失活

アミンによる中和反応
(レジストの現像液に対する溶解性
を変化させる反応が止まなくなる)




保護基(アミド基等)。
現像液に対して溶解抑制
効果あり。

脱保護反応でヒドロキシル基になる。
レジストが現像液に溶ける。

【図27】


(a)

標準サンプル



(b)

ピア付きサンプル



フロントページの続き

(72)発明者 濱中 信秋

東京都港区芝五丁目7番1号 日本電気株
式会社内

Fターム(参考) 2H096 AA25 CA05 CA06 CA20 JA02

KA02

5F033 HH11 HH18 HH21 HH32 HH33

JJ11 JJ21 JJ32 JJ33 KK11

MM02 MM12 MM13 NN06 NN07

QQ01 QQ04 QQ09 QQ10 QQ11

QQ12 QQ25 QQ37 QQ48 QQ54

QQ74 QQ85 QQ92 QQ93 QQ96

RR04 RR06 RR08 RR20 RR23

RR24 RR29 SS15 TT07 TT08

WW02 WW03 XX09 XX10 XX21

XX24

5F046 HA03 HA05 HA07

(72)発明者 宇佐美 達矢

東京都港区芝五丁目7番1号 日本電気株
式会社内

(72)発明者 横山 孝司

東京都港区芝五丁目7番1号 日本電気株
式会社内